《软考高分必备！计算机系统核心全解：从CPU硬件组成到加密技术，5-6分速通攻略》【附真题解析】

1. 计算机系统基础知识

本文参考b站up主zst，原视频：软件设计师 上午题 计算机系统 5-6分

本文旨在从题目出发，只保留真题考到的相关的概念，都是浓缩过的知识点，所以简练而精髓，每一个知识点后都附带真题解析，各位小伙伴可以自行点开观看，方便复习。

1.1. 计算机系统硬件组成

计算机基本硬件系统的组成是：运算器、控制器、存储器、输入设备、输出设备。

运算器和控制器集成在一起被称为中央处理单元CPU，CPU是硬件系统的核心。

1.2. 中央处理单元

中央处理单元是计算机系统的核心部件，它负责获取程序指令、对指令进行译码并加以执行。

CPU的功能

控制器：

程序控制：CPU通过执行指令来控制程序的执行顺序。操作控制：一条指令的实现需要多个操作信号配置实现，CPU生产每条指令操作信号并将其送往对应部件，控制相应部件按指令要求进行操作。时间控制：CPU对操作进行时间控制，即控制指令执行过程中操作指令的出现时间、持续时间、以及出现顺序进行控制。

运算器：

数据处理：CPU通过对数据进行算术运算和逻辑运算进行处理。

此外CPU还需对系统内部和外部的异常做出反应。

运算器

运算器由算术逻辑单元ALU、累加寄存器AC、数据缓冲寄存器DR、状态条件寄存器PSW组成。

算术逻辑单元（ALU）：负责处理数据，进行算术运算和逻辑运算。累加寄存器（AC）：它是一个通用寄存器，用于提供ALU运算过程中的数据，暂存结果，运算中至少有一个AC。数据缓冲寄存器（DR）：缓存的作用，内存和外部设备之间的中转站。状态条件寄存器（PSW）：保存指令运行结果的条件码，也就是当前指令执行完后的状态。进位C，溢出V，0Z，负N控制器

运算器只能完成运算，控制器控制整个CPU工作，决定计算机运行过程的自动化。不仅保证程序的正确执行，还要处理异常事件。

指令寄存器（IR）：CPU执行指令时，指令->数据缓冲寄存器（DR）->指令寄存器（IR），指令译码器（ID）根据指令寄存器（IR）的内存产生指令（操作码和地址码都存在指令寄存器中）。指令译码器（ID）：分析指令中的操作码，识别具体操作（+-*/）程序计数器（PC）：又称指令计数器，具有寄存信息和计数两种功能。程序的执行分为顺序执行和转移执行。程序执行前，现将起始地址存储在PC，CPU之后自动修改PC中的地址，使其保持指向下一条指令。顺序执行时，地址码+1即可，转移执行时地址码+偏移量或者直接换成转移地址即可。地址寄存器（AR）：由于内存和CPU存在速度差异,需要AR保存地址信息，直到操作完成。

指令：操作码（+-*/）+地址码（1，2，3）

汇编语言中，用户可以通过访问

通用寄存器读取数据状态寄存器获取数据处理信息程序计数器进行寻找地址

不能直接访问指令寄存器，对用户是完全透明的

1.3. 计算机基本单位

1k=210 =1024

计算机单位从小到大排列：

位/比特 bit b字节byte B 1B = 8b千字节 KB 1KB = 1024B兆字节 MB 1MB = 1024KB吉字节 GB 1GB = 1024MB太字节 TB 1TB = 1024GB

最小的数据单位是比特b，最小的存储单位是字节B

1.4. 码制

十进制（D）：0-9

按权展开求和：对应 n进制->十进制 例如：

192（D）=2*100+9*101+1*102 =192（D）

1011（B）=1*20+1*21+0*22+1*23 =11（D）

除n取余法：对应十进制->n进制 例如：

192/10=19...2

19/10=1...9

9/10=0....1

余数从下向上取：192（D）->192（D）

11/2=5...1

5/2=2...1

2/2=1...0

1/2=0...1

余数从下向上取：11（D）->1011（B）

二进制（B）：0-1

20=1

21=2

22=4

23=8

24=16

25=32

26=64

27=128

28=256

29=512

210=1024

211=2028

212=4096

213=8192

八进制（O）：0-7

对应三位二进制数 7（O）=111（B）

十六进制（H）：0-15（0-9A-F）

对应四位二进制数 F（H）=1111（B）

10

11

12

13

14

15

A

B

C

D

E

F

进制加减法：

n进制加法：逢n进1

n进制减法：借1当n

例题：进制加减法

区域（闭区间）的容量：大-小+1

1.5. 逻辑运算

与：有0则0

或：有1则1

同或：相同则1

异或：相同则0

1.6. 数据表示1.6.1. 整数

数值在计算机种以二进制展示，称为机器数，符号是0和1，小数点则隐含不占位置。

机器数有无符号数和有符号数之分。

无符号数表示正数，小数点在最低位之后是纯整数，小数点在最高位之前是纯小数。有符号数的最高位表示正负，其余位表示数值。可以采用原码，反码，补码等不同的编码方法，成为码制。 原码：最高位是符号位，0表示正号，1表示负号，其余n-1位表示数值的绝对值。例如：[+0]原 = 0 00000000 [-0]原 = 1 00000000反码：最高位是符号位，0表示正号，1表示负号，正数的反码与原码相同，负数的反码则是按其绝对值取反。[+0]反 = 0 00000000 [-0]反 = 1 11111111补码：最高位是符号位，0表示正号，1表示负号，正数的补码与原码以及反码相同，负数的补码等于其反码的末位+1。0有唯一编码[+0]补 = 0 00000000 [-0]补 = 0 00000000 ，[[x]补]补 = [x]原移码：在补码的基础上符号位取反。[+0]移 = 0 00000000 [-0]移 = 0 00000000 ，0的补码和移码都相同

1.6.2. 浮点数

当字长为n时，定点数的补码和移码可以表示2n 个数，原码和反码只能表示2n -1个数，表示的范围小，在运算中很容易因结果超出范围而溢出。浮点数是小数点位置不固定，可以表示更大的范围。

一个二进制数N浮点数表示法：N=2E *F。E为阶码，是带符号的纯整数。F为尾数，是带符号的纯小数（整数部分一定是0）。当小数点的位置改变时，阶码也对着改变，可用多个浮点形式表示同一个数。

如果两个浮点数的阶数不同，先对阶，小阶向大阶对齐，浮点数向右移动，损失的精度小

浮点数的表示范围由阶码决定，精度由尾数决定。

规格化就是将尾数的绝对值限定在[0.5,1]

如果浮点数的阶码（包括1位阶符）用R位的移码表示，尾数（包括1位数符）用M位的补码表示，这这种浮点数的数值范围如下：

1.7. 寻址

指令系统采用不同的寻址方式的目的是扩大寻址空间并提交编程灵活性

立即寻址：操作数就包含在指令中。o->操作数直接寻址：操作数存放在内存单元，指令直接给出操作数所在存储单元的地址。o->内存单元->操作数寄存器寻址：操作数在某一寄存器中，指令中给出寄存器的名称。o->寄存器->操作数寄存器间接寻址：操作数存放在内存单元中，该内存单元地址存放在某一寄存器中，指令给出寄存器的名称。o->寄存器->内存单元->操作数间接寻址：操作数存放在内存单元中，该内存单元地址存放在内存单元中，指令给出存储了操作数内存单元地址的内存单元地址。o->内存单元->内存单元->操作数从存储系统的结构层次上看，访问寄存器的速度是要快于访问主存储器（内存）的速度的，所以以速度从快到慢的顺序排列：立即寻址>寄存器寻址>直接寻址->寄存器间接寻址->间接寻址

1.8. 校验码

码距=1，无法检错和纠错

码距=2，可以检错，无法纠错（奇偶校验码，循环冗余校验码）

码距>=3，可以检错和纠错（海明码）

1.8.1. 奇偶校验码

奇偶校验码只能检测出传输过程中的奇数位的错误，不能纠错。通过在编码中增加以为校验位来时编码中1的个数为奇数（奇校验）或为偶数（偶校验），从而使码距为2。

常见的奇偶校验码有三种：水平奇偶校验码、垂直奇偶校验码、水平垂直奇偶校验码

1.8.2. 海明码

海明码是在数据位时间的特定位置上插入k个校验位，通过扩大码距来实现检错和纠错。

海明码需要满足公式：2k-1>= n+k

1.8.3. 循环冗余校验码

循环冗余校验码可以检错，不能纠错。有k个数据位后跟r个校验位，校验位采取CRC编码，通过模2运算来得到。

1.9. RISC和CISC

特性

RISC（精简指令集计算机）

CISC（复杂指令集计算机）

指令种类

少、精简

多、丰富

指令复杂度

低（简单）

高（复杂）

指令长度

固定

变化

寻址方式

少

复杂多样

实现（译码）方式

硬布线控制逻辑

微程序控制技术

通用寄存器数量

多、大量

一般

流水线技术

支持

不支持

1.10. 流水线

执行n条指令的流水线公式：执行一条指令的时间+（n-1）*(最长时间段)。提高设备利用率

操作周期：最长时间段

加速比=流水线/不采用流水线

一条指令的吞吐率=最长时间段的倒数

n条指令的吞吐率=n/流水线公式

1.11. 存储器

按存储器所处位置分类可以分为内存和外存

内存：也叫主存，设在主机内货主板上，用于存放当前运行程序所需的数据，以便向CPU提供信息。相对于外存，特点是容量小，速度快。外存：也叫辅存，比如磁盘、磁带和光盘等，用于存放当前不参与运行的大量信息，在需要时调入内存。

按存储器的构成材料分类可以分为磁存储器、半导体存储器和光存储器

按存储器的工作方式分类可以分为读写存储器（RAM）和读存储器

闪存是以块为单位存储的，断电之后信息不会丢失，可以代替ROM，不能代替主存

虚拟存储器是由主存和辅存构成的

空间局部性是访问一个地址之后，之后还会访问相邻的地址

时间局部性是访问一个地址之后，之后还会访问该地址

1.12. 高速缓存cache

高速缓存用于存放当前最活跃的程序和数据，特点：

位置：位于CPU与主存之间容量：一般在几KB-几MB之间速度：比主存快5-10倍，跟cpu接近构成：由快速半导体存储器构成内容：是主存局部副本可见性：对用户不可见。CPU访问数据时先访问cache，若命中则直接取址，未命中则按照替换算法决定主存中的哪些数据放到cache中的哪一块。

替换算法

随机替换算法先进先出算法近期最少使用算法优化替换算法

cache与主存的地址映射是有硬件直接完成的。

高速缓存中的地址映像方法

直接映像：指主存的块与cache块的对应关系是固定的。冲突最多。全相连映像：允许主存的任意块可以调入cache中任何一个块的空间。冲突最少。组项链映像：组的关系对镜，组内可以任意对应。冲突较少。1.13. 中断

计算机在执行程序的过程总，遇到紧急事件，会暂停当前运行的程序，转去处理紧急事件，处理完后自动返回源程序。

中断向量：每一个中断向量都会提供中断服务程序的入口地址。中断响应时间：发出中断请求开始，到进入中断服务程序。保存现场：返回来继续执行源程序1.14. 输入输出(I/O)控制方式程序查询方式 CPU和I/O(外设)只能串行工作，CPU需要一直轮询检查，长期处于忙等状态，CPU利用率低一次只能读/写一个字由CPU将数放入内存，而不是I/O模块直接写入中断驱动方式 CPU给IO模块指令之后执行别的程序，IO设备完成读操作之后通过中断信号主动报告IO操作已经完成。一次只能读/写一个字CPU和I/O(外设)可以并行工作CPU利用率得到提升由CPU将数放入内存，而不是I/O模块直接写入

直接存储器方式(DMA) CPU和I/O(外设)可以并行工作尽在传送数据块的开始和结束时才需要CPU的干预一次的读写的单位为块而不是字由外设直接将数据放入内存

1.15. 总线

1.16. 加密技术与认证技术

在明文消息传输中会遇到：

窃听-加密技术 用密钥对明文进行加密得到密文篡改-摘要假冒-数字签名否认-数字签名1.16.1. 对称加密技术和非对称加密技术

对称加密(私有密钥加密)

加密和解密是同一把密钥密钥分发有缺陷，不能保证只有接收方一个人有加密解密速度很快适合加密大量明文数据

非对称加密(公开密钥加密)

加密和解密不是同一把密钥，一共有两把密钥，分别是公钥和私钥用公钥加密只能用私钥解密，用私钥加密只能用公钥解密不能通过一把密钥推出另一把密钥分发没有缺陷加密解密速度很慢用接收方的公钥加密明文，可以实现防止窃听效果

混合加密：用对称加密的密钥加密明文，再用非对称加密的对方的公钥加密对称密钥，接收方接受之后，用私钥解密对称加密的密钥，再用对称加密的密钥解密明文。

1.16.2. 摘要和数字签名

摘要：将发送的明文进行Hash算法后得到摘要，放在密文后一起发送过去，与接收方解密后的明文进行相同的Hash算法得到的摘要进行对比，如果一致，没有篡改，否则被篡改了。

数字签名：发送方用自己的私钥对摘要进行签名(加密)，得到数字签名放在密文后一起发送过去，接受方用发送方的公钥对数字签名进行验证(解密)。如果验证成功说明该信息没有被假冒且不能被否认，否则被假冒了。

1.16.3. 数字证书

CA：权威机构

数字证书：用户向CA申请数字证书，将个人信息和公钥发给CA，CA颁给用户数字证书，数字证书用CA的私钥进行签名，用CA的公钥验证数字证书，得到用户的公钥

1.16.4. 加密算法

对称加密算法：

DES3DESRC4RC5IDEAAES

非对称加密算法

RSAECCDSA

其他算法

MD5摘要算法，输出128位Hash函数SHA-1安全散列算法1.17. 可靠性公式

以上就是《软考高分必备！计算机系统核心全解：从CPU硬件组成到加密技术，5-6分速通攻略》【附真题解析】的详细内容，更多请关注php中文网其它相关文章！